Programmé en UV CR B-ELP, UV1 MIN ELP
Présentation :
Un ingénieur "généraliste" dans le domaine des technologies de l'information doit posséder un certain nombre de connaissances concernant les structures matérielles des systèmes de traitement numérique. Il est important qu'il soit capable d'estimer leurs performances, leurs limitations, et qu'il puisse appréhender les enjeux de l'évolution technologique.
Le module "Conception de fonctions numériques" étudie les structures matérielles élémentaires intervenant dans les systèmes de traitement numérique de l'information à partir des bases de l'électronique numérique et jusqu'à la conception d'architectures de processeurs.
Objectifs pédagogiques :
- Être capable de de repérer le chemin critique d'une fonction logique complexe et de calculer sa fréquence maximale de fonctionnement
- Connaître les fonctions élémentaires combinatoires et séquentielles utilisées dans les circuits numériques
- Connaître les principales caractéristiques (vitesse, consommation, encombrement) des technologies d'intégration les plus courantes
- Être capable de décrire une fonction combinatoire et la représenter par un circuit numérique
- Ëtre capable de décrire et synthétiser un compteur, une machine à états
- Être capable de décrire l'architecture d'un processeur et de ses principales unités
Pré-requis :
- Algèbre de Boole
- Numération binaire
Volume horaire :
28h30
Contenu détaillé :
Cours 1 et 2 (3h)
Technologie CMOS
Cours 3 (1h30)
Présentation de l'électronique numérique
Présentation des supports d'intégration
Modèle simplifié du transistor MOS
Cours 4 (1h30), Petites classes 1 à 3 (4h30): Logique combinatoire
- Synthèse CMOS
- Fonctions de transcodage
- Fonctions d'aiguillage
- Opérateurs arithmétiques
--> Utilisation des transistors MOS pour réaliser les circuits électroniques numériques;
--> Caractéristiques dynamiques des composants.
--> Circuits combinatoires
--> Élaboration d'une table de vérité et construction du circuit combinatoire correspondant.
--> Application à des circuits types : transcodeur, additionneur etc..
Cours 5 à 7 (4h30), Petites classes 4 à 9 (9h00): Logique séquentielle
- Fonctionnement du point mémoire élémentaire C5 PC4 & PC5
-->Construction d'une bascule D Latch et d'une bascule D "Flip Flop"
- Les fonctions séquentielles standards et mémoires C6 PC6 & PC7
-->Différents types de registre.
-->Assemblage registre-circuit combinatoire : Notion d'état présent et d'état futur.
-->Établissement de la table de transition.
-->Notion de circuit synchrone.
-->Synthèse d'un compteur à cycle quelconque.
- Les fonctions séquentielles complexes (automates d'états finis, séquenceurs), règles d'assemblage séquentiel, limite de fonctionnement d'un circuit séquentiel synchrone, mémoires C7 et PC8 & PC9
-->L'automate à états finis
-->Structure et élaboration du graphe d'états
-->Synthèse d'un automate à états finis.
Cours 8 (1h30): Processeurs dédiés à une application spécifique
- présentation du modèle de base des architectures des systèmes numériques de traitement
- illustration à travers quelques exemples
PC10 (1h30): Conception d'un processeur dédié
- application de la méthodologie de conception présentée en C6
- application de techniques d'optimisations (C6) et évaluation des performances de l'architecture proposée
Cours 9 et 10 (3h00): Processeurs à usage universel
- architectures des processeurs à usage universel
notions avancées d'architecture (pipeline, VLIW, superscalaire, cache, ...)
- modèle de programmation
- processeurs dédiés à un domaine d'applications (ASIPs)
- présentation de l'architecture d'un processeur élémentaire
Année 2017/2018
Dernière mise à jour le 16-MAR-17
Validation par le responsable de programme le
|
