FIP CO31D2:


Coordinator:  Catherine DOUILLARD   

Duration: 21h


Organization

Scheduled activities

  • C1 (1h30)   Le langage VHDL
  • PC1 (1h30)   Modélisation d'un opérateur en VHDL
  • TP1 (3h)   Modélisation d'un opérateur en VHDL
  • C2 (1h30)   VHDL et synthèse logique
  • PC2 (1h30)   VHDL et synthèse logique
  • TP2 (3h)   Introduction à la synthèse logique
  • TP3 (3h)   Mini-projet de conception (1/2)
  • TP4 (3h)   Mini-projet de conception (2/2)
  • TP5 (3h)   Analyse des résultats de synthèse du mini-projet

Team


  C1
  1h30 		  PC1
  1h30 		  TP1
  3h 		  C2
  1h30 		  PC2
  1h30 		  TP2
  3h 		  TP3
  3h 		  TP4
  3h 		  TP5
  3h
 Catherine DOUILLARD  x x x            
 Sylvie KEROUEDAN        x x x x x x
 Magali LE GALL                   
 Gérald LE MESTRE                   


Educational resource

polycopiés de Telecom Bretagne

  Year 2016/2017
Last update: 04-MAY-16
Last validation:

IMT Atlantique
Campus de Brest
Technopôle Brest-Iroise
CS 83818
29238 Brest Cedex 3
France

Tél  +33 (0)2 29 00 11 11
Fax +33 (0)2 29 00 10 00

Autres sites